CPLD,FPGA CPLDで時計を作ってみる2 前回の続きになります。 この前途中まで作っていた回路の配線と残りの部品を追加しました。7セグ周りの配線とスイッチ類が追加されました。 若干CPLDのポートへの接続も変更しました。回路図も更新しておきます。 CPLDロジックはこんな感じです。... 2019.10.16 CPLD,FPGA
CPLD,FPGA CPLDで時計を作ってみる Verilogの勉強もかねてCPLDで時計を作ってみようと思います。 CPLDはMAX Vファミリの「5M160ZT100C5N 」というものを使ってみました。このCPLDはdigikeyなどで比較的安く手に入れることができます。(ゲート数... 2019.10.16 CPLD,FPGA
CPLD,FPGA 